Family list

2 application(s) for: JP10214487

Sorting criteria: Priority Date Inventor Applicant Ecla

1 INTEGRATED CIRCUIT WITH POWER SCATTER CONTROL

Inventor: DAVID C MCCLURE Applicant: SGS THOMSON MICROELECTRON

INC EC: G11C5/14R IPC: G05F1/56: G05F3/24: G11C11/407: (+11)

Publication JP10214487 (A) - 1998-08-11 Priority Date: 1996-12-31 info:

2 Integrated circuit with power dissipation control

Publication US5898235 (A) - 1999-04-27 Priority Date: 1996-12-31

Data supplied from the espacenet database - Worldwide

INTEGRATED CIRCUIT WITH POWER SCATTER CONTROL

Publication number: JP10214487 (A)
Publication date: 1998-08-11

Inventor(s): DAVID C MCCLURE +

Applicant(s): SGS THOMSON MICROFI FCTRON INC +

Classification:

Classification:


G05F1/56; G05F3/24; G11C11/407; G11C11/413; G11C5/14; G05F3/26; G05F1/10; G05F3/08; G11C11/407; G11C11/413; G11C5/14; (IPC1-7): G05F1/56; G05F3/24; G11C11/413

- European: G11C5/14R

Application number: JP19970354340 19971224 Priority number(s): US19960775611 19961231

Abstract of JP 10214487 (A)

PROBLEM TO BE SOLVED: To reduce power consumption by providing a power consumption control circuit in an integrated circuit device. switching supply power to a main circuit from a whole power state to a reduced power state and reducing a voltage on an internal source node to a hold voltage of a regular operation voltage level or below, SOI UTION: At the time of an active mode of a memory array when the main circuit 12 reads the data from an external circuit, or writes the data in the external circuit, the main circuit 12 requires full power at the regular operation voltage. Further, at the time of the still mode of the memory array, a control circuit 26 opens a first switch SW1, and closes a second switch SW2, and supplies power to the main circuit 12 through a second power supply branch 24. In the second power supply branch 24, a voltage shift element 30 lowers the voltage from the regular operation voltage level to a required hold power level required for the status upkeep of the data stored in the memory array of the main circuit



Also published as:

T US5898235 (A)

Data supplied from the espacenet database — Worldwide

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-214487

(43)公開日 平成10年(1998) 8月11日

(51) Int.Cl. ⁶		識別記号	ΡI	
G11C	11/413		G11C 11/34	3 3 5 B
G05F	1/56	3 1 0	G 0 5 F 1/56	310K
	3/24		3/24	Z


		審查請求	未請求 請求項の数20 OL (全 8 頁)	
(21)出願番号	特顧平9-354340	順平9-354340 (71)出順人 591236448		
			エスジーエスートムソン マイクロエレク	
(22)出願日	平成9年(1997)12月24日		トロニクス, インコーポレイテッド	
			SGS-THOMSON MICROEL	
(31)優先権主張番号	08/775611		ECTRONICS, INCORPORA	
(32)優先日	1996年12月31日	-	TED	
(33)優先権主張国	米国 (US)		アメリカ合衆国, テキサス 75006,	
			カーロルトン, エレクトロニクス ドラ	
			イプ 1310	
		(72)発明者	デイピッド シー、 マククルーア	
			アメリカ合衆国, テキサス 75007,	
			カーロルトン, エリザベス ドライブ	
			3701	
		(74)代理人	弁理士 小橋 一男 (外1名)	

(54) 【発明の名称】 電力散逸制御を有する集積回路

(57) 【要約】

【課題】 電力消費を著しく減少させた集積回路装置を 提供する。

【解決手段】 ポータブル電子装置の動作において非選 択状態とされた場合に静止モードで動作するか又はバッ テリバックアップモードで動作するSRAM等の集積回 路装置が、内部電力供給ノード上の電圧を減少させる電 力散逸制御回路を有しており、従ってメモリアレイは、 その中に格納されているデータを不変のまま維持するの に充分な最小レベルにおいて電力が駆動される。



【特許請求の範囲】

【請求項1】 高及び低電圧端子によって供給される外 部電力を使用し、前記高電圧端子が通常の動作電圧を供 給する集積同路装置において、

内部電源ノード、

前記内部電源ノードと前記低電圧端子との間に接続され ている主回路、

前記高電圧端子と前記内部電源ノードとの間に接続され ている電力散挽制御回路、を有しており、前記電力散挽 制御回路は、異なる時間において異なる値の供給電圧を 前記内部電源ノードへ接続させる第一及び第二並列枝を 有しており、第一スイッチが前記第一枝内に配設されて おり且つ第二スイッチが前記第二枝内に配設されてお り、電圧シフト要素が前記第二スイッチと直列して前記 第二枝内に配設されており、且つ前記第一及び第二スイ ッチの動作を制御する制御回路が設けられており、前記 制御回路は、前記主回路が活性モードにある場合に、前 記第一スイッチをターンオンさせ且つ前記第二スイッチ をターンオフさせて前記高電圧端子を直接的に前記内部 電源ノードへ接続させ、前記主回路が静止モードにある 場合には前記制御回路が前記第一スイッチをターンオフ させ且つ前記第二スイッチをターンオンさせて前記電圧 シフト要素を介して前記内部電源ノードへ電流を供給 し、その際に前記電圧シフト要素が前記内部電源ノード 上の電圧を通常の動作電圧レベル以下の保持電圧へ低下 させることを特徴とする集積回路装置。

【請求項2】 請求項1において、更に、前記電力散逸 制御回路の第二枝を介して前記主回路へ電力を供給すべ くパックアップバッテリが接続されていることを特徴と する無類而略基帯

【請求項3】 請求項2において、前記電圧シフト要素 が、前記第二スイッチがオンである場合に少なくとも1 個のターンオンスレッシュホールドの電圧降下を前記第 二枝内に与える少なくとも1個・整流要素を有すること を特徴とする集積回路装置。

【請求項4】 請求項3において、前記整流要素がその ゲートをそのドレインへ接続したNチャンネルMOSF Tを有していることを特徴とする集積同路装置。

【請求項5】 請求項3において、前記整流要素がPN 接合ダイオードを有していることを特徴とする集積回路 装置。

【請求項 6】 請求項 3 において、前記整流要素がその
ベースをそのコレクタへ接続した N P N バイボーラトラ
ンジスタを有していることを特徴とする集積回路装置。 「請求項 7】 請求項 3 において、前記整流要素がその
ベースをそのコレクタへ接続した P N P バイボーラトラ
ンジスタを有していることを特徴とする集積回路装置。 【請求項 8】 請求項 2 において、前記電圧シフト要素 及 び前記第二スインず比較的高いスレッシュホールド 塊圧を有する単一のハチャンネルトランジスタとして集 積化されていることを特徴とする集積回路装置。

【請来項9】 請求項8において、前記Nチャンネルト ランジスタがそのソース及びドレイン領域が高度にドー プされており且つ軽度にドープされたドレイン部分を欠 如しているLDD型トランジスタを有していることを特 後とする集積回路装置。

【請求項10】 請求項2において、前記電圧シフト要素が抵抗を有していることを特徴とする集積回路装置。 【請求項11】 請求項10において、前記抵抗が高因 有抵抗多結晶シリコンを有していることを特徴とする集 積回路装置。

【請求項12】 高及び低電圧端子によって供給される 外部電力と共に使用し、前記高電圧端子が通常動作電圧 を供給する集積回路装置において、 内部電力供給ノード、

前記内部電力供給ノードと前記低電圧端子との間に接続 されている主回路、

前記高電圧端子と前記内部電力供給ノードとの間に接続 されている電力散逸制御回路、を有しており、前記電力 散逸制御回路が、第一及び第二の並列枝を有しており、 前記枝の第一端部は前記高電圧端子に供給接続しており 且つ前記枝の第二端部は前記内部電力供給ノードへ共通 接続しており、第一MOSトランジスタが前記第一枝内 に配設されており且つ第二MOSトランジスタが前記第 二枝内に配設されており、電圧シフト要素が前記第二ト ラジスタと直列して前記第二枝内に配設されており、前 記第一及び第二トランジスタのゲートへ制御信号を供給 する制御回路が設けられており、前記制御回路は、本集 積回路装置が本装置をして活性モードで動作させるチッ プ選択信号を受取る場合に、前記第一トランジスタをタ ーンオンさせ且つ前記第二トランジスタをターンオフさ せて前記高電圧端子を直接的に前記内部電力供給ノード へ接続させ、前記制御回路は、本集積回路装置が本装置 をして静止モードで動作させるためのチップ非選択信号 を受取る場合に前記第一トランジスタをターンオフされ 目の前記第二トランジスタをターンオンさせて前記高電 圧端子から電流を前記第二枝を介してのみ前記主回路へ 供給し、それにより、本装置が静止モードにある場合 に、前記電圧シフト要素が前記内部電力供給ノード上の 電圧を前記通常動作電圧のレベルより低い保持電圧へ低 下させることを特徴とする集積回路装置。

【請求項13】 請求項12において、前記電圧シフト 要素が、前記第二MOSトランジスタがオンである場合 に、少なくとも1つのターンオンスレッシュホールドの 電圧降ドを前記第二枝内に与える少なくとも1個の整流 要素を有していることを特徴とする集積回路装置。

【請求項14】 請求項13において、前記第一MOS トランジスタがPチャンネルMOSFETであり、前記 第二MOSトランジスタがNチャンネルMOSFETで あり、前記整流要素がそのゲートをそのドレイン-接続 しているNチャンネルMOSFETであることを特徴と する集積回路装置。

【請求項15】 電力散逸制御能力を具備するバッテリ バックアップ型集積回路装置において、

正及び負端子を具備するバックアップバッテリ、

外部電力源~接続けるための高及び低電圧供給端子であって、前記低電圧供給端子が前記バックアップバッテリ の負端子へ接続される正及び負電圧供給端子、 内部電力供給ノード。

前記内部電力供給ノードと前記低電圧供給端子との間に 接続されている主回路、

前記高電圧供給端子を前記内部電力供給ノードへ接続している第一電力供給枝、

前記バックアップバッテリの正端子を前記内部電力供給 ノードへ接続している第二電力供給校、

前記第一電力供給核内に配設されており前記高電圧供給 端子へ印加される外部電圧によって前記内部電力供給ノ ードを選択的に駆動する第一トランジスタ。

前記第二電力供給核内に配設されており前記バックアップバッテリによって供給される電圧によって前記内部電力供給ノードを選択的に駆動する第二トランジスタ、

前記第二トランジスタと直列して前記第二電力供給校内 に配設されている電圧シフト要素.

前記高電圧供給端子及び前記パックアップバッテリの正端子へ接続している制御回路であって、前記高電圧供給端子の接続している制御回路であって、前記第一及び第二トランジスタを選択的にターンオン及びターンオフさせる制御信号を発生し、それにより前記電圧レベルが基準電圧よりも高い場合には前記第一トランジスタがターンオフされ、且つ間記第二トランジスタがターンオフされ、日で記憶圧レベルが前記基準程圧よりも低い場合には前記第一トランジスタがターンオンされるように制御する制御回路、をオタがターンオンされるように制御する制御回路、を

することを特徴とする集積回路装置。 【請求項16】 請求項15において、前記主回路がS

RAMメモリであることを特徴とする無積回路装置。 【請求項17】 請求項16において、前記電圧シフト 要素が、前記第エトランジスタがオンである場合に、少 なくとも1個のターンオンスレッシュホールドの電圧降 下を前記第二電力供給技内に与える少なくとも1個の整 流要素を有しており、それにより前記電圧シフト要素 が、前記内部電力供給ノード上の電圧を前記パックアッ ブバッテリの電圧レベルよりも少なくとも1個のターン オンスレッシュホールド低い保持電圧へ低下させること を特徴とする集積回路装置。

【請求項18】 請求項17において、前記整流要素が そのゲートをそのドレインへ接続しているNチャンネル MOSFETを有していることを特徴とする集積回路装 窗。

【請求項19】 請求項17において、前記整流要素が

P N接合を有していることを特徴とする集積回路装置。 「請求項20】 請求項15において、前記電圧シフト 要素が前記第二トランジスタの一部として集積化されて おり、且一前記第二トランジスタが比較的高いスレッシ ュホールド電圧を有していることを特徴とする集積回路 装備。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、集積回路装置に関するものであって、更に詳細には、電力消費が低いバッテリ駆動型集積回路に関するものである。

[0002]

【従来の技術】例えばスタティックランダムアクセスメ モリ(SRAM)装置等の多くの集積回路は、それが使 用されている機器がターンサフされるか又は鉄機器への 電源に障害が発生した場合に、メモリ装置内に格納され ているデータを維持するためのバックアップ電源として パッテリに依存している。このような集積回路はますま す複雑なたのとなっており、従ってこのようなバックア ップバッテリに対する要求が高まっている。バッテリ技 がは改良されているが、パッテリ部カの増加はそれら使 用される集積回路装置の増加するパワー条件によみあった ものではない。従って、パッテリバックアップモードで 使用される場合には集積回路の電力消費を減少させるこ とが必要である。

【0003】更に、ボータブル電子装置(コンピュータ、携帯電話等)は、通常の使用期間中に動作電力を供 約計るためにバッテリに依存する。このような装置は、 集積回路装置を使用しており、それはバッテリの電力を 消費し且つバッテリ再充電の間の動作時間を減少させ る。従って、バッテリの単一の充電での動作時間を延長 させるためにボータブル電子装置において使用される集 積回路の電力消費を減少させることが必要である。

[0004]

【発明が解決しようとする課題】 本発明は、以上の点に 鑑みなされたものであって、上述した如き従来技術の欠 点を解消し、電力消費を低下させた集積回路を提供する ことを目的とする。

[0005]

ッテリバックアップ動作期間中に低電力散逸モードへス イッチされ、従って長期間にわたってその中に格納され ているデータを維持するために最小の保持電圧を該装置 へ印加させる。

[0006]

【発明の実施の形態】図1を参照すると、本発明に基づ いて構成された集積回路装置10が示されており、それ はより大きな点線の輪郭内に含まれる回路として示して ある。集積回路装置10は、主回路12を有しており、 それは、好適には、例えばSRAMメモリアレイ等のメ モリ回路である。従来のSRAMは、所謂「4T」及び 「6T」タイプのものを包含しており、両方とも当該技 術分野において公知である。4T型SRAMは4個のN チャンネルMOSFET(金犀・酸化物・半導体電界効 果トランジスタ)及び2個の抵抗をメモリアレイの各メ モリセルに対して使用する。これらの抵抗は、典型的 に、アレイ内を走行する多結晶シリコン (ポリシリコ ン) ラインからなる高固有抵抗部分である。6T型SR AMは6個のMOSFETを使用し、そのうちの2個は Pチャンネルトランジスタであり且つそのうちの4個は Nチャンネルトランジスタである。

【0007】集積回路装置10は高電圧端子14と低電 圧端子16との間に接続されており、それらは、夫々、 V_m (外部電圧供給を表わしている)及びGND (接 地端子を表わしている)として示されている。集積回路 装置10はより小さな点線で囲まれた電力液逸制御回路 20を有している。この電1放逸制御回路201第一電 力供給枝22を有しており、それは第二電力供給枝24 と並列接続されている。第一スイッチSW1が第一枝2 20に配設されており且つ第二スイッチSW2が第二枝 24内に配設されており上の第二スイッチSW2が第二枝 47、5、W2と直列して第二枝24内に配設されている。

【0008】第一及び第二枝22及び24は、高電圧端 子14と内部電力供給ノードV_mとの間に代替的な経 路を与えている。主回路12は内部電力供給ノードV ... と低電圧即ちGND端子16との間に接続されてい る。スイッチSW1及びSW2の状態は制御回路26に よって制御される。主回路12が活性モードにある場合 には、即ち、それは、SRAMメモリアレイの場合に は、外部回路からデータを読み取るか又は外部回路へデ 一夕を書込む場合に相当するが、主回路12は通常動作 電圧レベルにおけるフルパワー即ち全電力を必要とす る。然しながら、主回路が静止 (quiescent) モードにある場合には、それは、SRAMメモリの場合 には、その中に格納されているデータのステータスを単 に維持することを意味しているが、それは通常動作電圧 レベルにおけるフルパワー即ち全電力を必要とするもの ではない。その代わりに、静止モードにおいては、それ は各メモリセルアレイにおけるトランジスタをターンオ

ンした状態に維持するために必要な最小電圧を印加する ことによってメモリアレイ内に格納されている情報のス テータスを維持することが可能である。このような最小 電圧即ち「保持」電圧は、該アレイの各メモリセルにお いて使用される典型的なトランジスタのスレッシュホー ルド電圧よりも1Vの10分の数V高いものであるに過 ぎない場合がある。例えば、典型的なメモリセルにおい ては、トランジスタはオン状態に維持されるためには単 にO. 6 Vを必要とするに過ぎない。あるプロセスはN チャンネル及びPチャンネルトランジスタを製造するた めに使用されるドーピングを異なるものとさせ、従って Nチャンネルトランジスタはオン状態に維持されるため にO. 6 V必要とする場合があり、一方Pチャンネルト ランジスタはオン状態に維持されるのに約0.8 V必要 とする場合がある。従って、全部Nチャンネルトランジ スタを使用する4T型SRAMの場合には、内部電力供 給ノードVu へ印加される約1.0 Vの保持電圧がメ モリアレイ内に格納されているデータを維持するのに充 分である。PチャンネルとNチャンネルの両方のトラン ジスタを使用する6 T型SRAMメモリの場合には、約 1.2 Vの保持電圧がメモリアレイ内に格納されている データを維持するのに充分である。

【0009】従って、メモリアレイが静止モードで動作中の場合には、完全な通常の動作電圧をメモリアレイへ 印加させることは不必要に過剰な電力散逸を発生させる こととなることが理解される。従って、メモリアレイが 静止モードにある場合には、制御回路26が第一スイッ チSW1を開成し且つ第二スイッチSW2を開成し、従 つて電力は第二枝24を介して土回路へ供給される。第 二枝24においては、電圧シフト要素30が通常動作電 圧のレベルから主回路12のメモリアレイ内において格 納されているデータのステータスを維持するのに必要な 所留の保持電圧レベルへの電圧降下を発生させる。

【0010】図2を参照して、本発明の特定の適用例について説明する。この適用例はメインのバッテリ(不図 下が、が越衝動性電圧レベルシャで電力を供給する場合のボータブル電子装置におけるバッテリバワーを節約するために有用である。図2の無視回路装置は、大略参照番チ40で示してあり、且の高電圧端子V。と低電比率サット。とを有している、装置40は土回路42を有しており、それは例えばSRAM又はDRAM等のメモリアレイとすることが可能であり、又は活性モードと静止モードとを有するその他の種々の集積回路のいずれかとすることが可能である。

【0011】 主回路42は内部電力供給ノード V_{vir} を 低電圧端子 V_{vs} との間に接続されている。電力放逸制御 回路44が高電圧端子 V_{vs} と内部電力炸給 V_{vs} との間に接続されている。電力放逸制御回路44は、 一枝46を有しており、それは第二枝48と並列して接 続されている。第一枝46は V_{vs} にかいる。第一枚 続きれている。第一枝46は V_{vs} をかいかのSトラン ジスタT」を有しており、それは高電圧端子 V_{cc} を内部電力供給ノード V_{tst} へ接続させる。第二枝 48は第一 NチャンネルMO Sトランジスタ T_2 を有しており、それは第二NチャンネルMO Sトランジスタ T_3 と直列して高電圧端子 V_{cs} を分前電力供給ノード V_{tst} へ接続する経路内に設けられている。トランジスタ T_1 がダイオードとして機能すべくそのゲートをそのドレインへ接続して公知の態候で接続されている。

【0012】制御回路50は、トランジスタT, 及びT 。のゲートの間の共通接続部に印加される制御信号V cm によってトランジスタT 及びT のオン及びオフ 状態を制御する。従って、トランジスタT,がオンであ る場合には、トランジスタT。がオフであり、その逆も 又真である。制御回路50は、集積回路装置40へ印加 される外部信号Sに応答して動作する。例えば、入力す る信号Sが集積回路装置外部の他の回路からのチップ選 択及びチップ非選択信号を伝達する場合がある。制御回 路50は信号Sを解釈して、集積回路装置40が通常動 作のために信号Sによって選択されている即ち「イネー プル」される場合には、トランジスタT,をターンオン させ且つトランジスタT。をターンオフさせる低電圧信 号としてV_{cm} を印加させる。このような条件において は、通常のV...動作電圧が主回路42へ印加され、トラ ンジスタTを横断して基本的に電圧降下は発生しない。 何故ならば、それは強くターンオンされているからであ る。集積回路装置40が入力する信号Sによって非選択 状態とされる場合には、制御回路50は、高電圧レベル における制御信号Vccc を発生してトランジスタT、を ターンオフさせ且つトランジスタ T_2 をターンオンさせ る。これらの条件下においては、電圧V...は内部電力供 給ノードV に表われる前にトランジスタT、及びT , を横断しての電圧降下によって減少される。 トランジ スタT。は特にNチャンネルトランジスタとして示して あるが、それは反転したV_m。信号によって駆動される Pチャンネルトランジスタとして実現することも可能で ある。然しながら、前述したようにNチャンネルトラン ジスタT。によって与えられる増加した電圧降下は本発 明の特定の具体例において好適な場合がある。

【0013】/ードV_mにおいて必要とされる通常電 に供給V_m及び最小保持電圧の夫々のレベルに基づい て、例えばトランジスタア。のような1つ又はそれ以上 の付加的なトランジスタを2番目の枝48内において直 4を参照すると、2個の以チャンネルトランジスタT。 及びT。を直列して接続させ且つ各々のゲートをそのド レイン、接続させることによって、図2における単一の トランジスタT。の電圧降下の2倍の電圧降下を与える ことが可能である。従って、電力放逸期期回路44の第 二枝48内の電圧降下し、V_cから静止モードにおいて 土間路42の条件を維持するのに必要なほぼ最小の保持 電圧・福圧・ベルを減少させるために適宜調節させることが可能である。本発明のこの適用例は、メモリ装置が 非選択状態にあり且つ単に静止状態でデータを維持する に過ぎない場合に、例えばSRAMメモリ装置等の集積 回路装置の電力散逸を減少させることによってバッテリ 駆動型ボータブル電子装置の動作時間を延長させるもの であることが理解される。

【0014】 次に、図3を参照して、バッテリハックア ップ型SRAMに関連して本発明の別の実施例について 説明する。図3は集積回路装置を大路参照最等60で示 してある。集積回路装置60は主回路62を有してお り、それは、この場合には、SRAMメモリアレイであ る。それは、前述した如く、4T型か又は6T型のいず れかのSRAMとすることが可能である。

【0015】主回路62は、通常、高電圧端子 V_{cc} と低電圧端子 V_{cc} と低電圧端子 V_{cc} とが表されている従来の外部電源(作図から)によって電力が供給される。外部電源に障害が発生した場合に、バックアップバッテリ V_{sst} が接続されて主回路62に対する電力供給源を与える。典型的に、このようなバックアップバッテリは集積回路装置60のハッジング(不図示)へ直接的に取付けられる小型のバッテリである。

 $[0\,0\,1\,6]$ バックアップバッテリ $V_{\rm ker}$ は魚端子 $6\,4$ と正端子 $6\,6$ とを有している。魚端子 $6\,4$ は低電圧端子 $V_{\rm ker}$ と被配している。魚端子 $6\,4$ は低電圧端子 $V_{\rm ker}$ との間に接続している。第一電力供給後 $6\,4$ に、角部電力供給 $0\,4$ ド $V_{\rm ker}$ と低電圧端子 $V_{\rm se}$ との間に接続している。第一電力機能せ $6\,4$ に、角部電力機給 $0\,4$ ド $0\,4$ に、人のクアップ バッテリ $0\,4$ の正端子 $0\,4$ を介して内部電力 供給 $0\,4$ に、ルトランジスタT、及び下、を介して内部電力 供給 $0\,4$ に、水ククアップ (ボッテリ $0\,4$ に、水ククアップ (ボッケー) ないこと (ボッ

【0017】高電圧端子V_{cc}とバックアップバッテリV *** の正端子66へ接続している制御回路72が、主回 路62に対して電力が第一枝68を介して供給されるか 又は第二枝70を介して供給されるかを決定する。トラ ンジスタT、及びT。のゲートは制御回路72によって 発生される制御信号V_{crv} を受取るノードにおいて共通 接続されている。制御回路72は高電圧端子V…上の電 圧のレベルを検知し且つそれを内部的に発生された基準 電圧と比較し、それにより、高電圧端子Vor上の電圧レ ベルがバックアップバッテリ動作を必要とするレベルへ 降下したか否かを表わすことが可能である。制御回路7 2は、高電圧端子V_{cc}上の電圧レベルが基準電圧よりも 高い場合には、低レベル(即ち、接地即ちV。におけ る)制御信号Vcm を発生する。これはトランジスタT 、をターンオンさせ且つトランジスタT。をターンオフ させた状態に維持し、従って主回路62はV。接続部を 介して外部電圧源から直接的に電力が供給される。然し ながら、高電圧端子V、上の電圧レベルが基準電圧より

降下すると、制剣回路 72 は、トランジスタ T_1 。をターンオフさせ且のトランジスタ T_2 。をターンオンさせるの に充分な店・ベールにおける制御信号 V_{ca} を発生し、従 って電力は、第二枝 70 及びその中に設けられている直 列接続されているトランジスタ T_2 及び T_3 を介してバ ックアップバッテリ V_{bar} によって主回路 6 2~供給さ れる

 $\{00.18\}$ 図2におけるように、図3のトランジスタ T_1 は、電圧シフト要素として作用、それは内部電力 性給ノード V_{1N} における電圧レベルを主回路62のメモリ内に格納されているデータを維持するのに必要な最小の保持電圧レベルへ級少させるための1つのターンオンスレッシュホールド電圧降下を与えている。前途立たように、図3の3単一のトランジスタ T_2 の代わりた2個 又はそれ以上のこのようなダイオード接続したNチャンネルトランジスタ(例えば、図4参照)を置験させることが可能である。更に、図1に関連して一般的に説明した電圧シフト要素30は、例えば図2及び3におけるランジスタ T_2 のようなダイオード接続したMOSトランジスタとして実現することは必ずしも必要ではなく、その代わりに、例えば以下に続けするようなその他の回路要素によって実現することも可能である。

【0019】図5は、図2及び3のダイオード接続型M のトランジスタT。に対する代替物として抵抗Rを示 している。この抵抗Rは、高洗抗量を与えるために種々 の公知の技術を使用して集積回路装置において製造する とが可能なものである。例えば、抵抗Rは、高固有抵 抗多結晶シリコン(ボリシリコン)のストリップ内に構 成することが可能である。このような高固有抵抗ポリシ リコン抵抗は、通常、4 T型SR A Mメモリモルにおけ る負債要素として使用されている。

【0020】熱しながら、例えばダイオード又はダイオード人は発酵型・ランジスタの整減要素は、電圧シフト要素として未整薬型抵抗よりも好強である。何故ならば、整流要素は、抵抗と比較してよりが割可能な電圧降下を与えるからである。更に、V。端子へ同加される外部パワーが瞬間的に降下し次いで通常のレベルに復帰する場では、整変便の電圧シフト要素を設けてない場合にデータが失われる可能性がある。例えば、静止モードにおける図2の集積回路装置40の動作はV、近瞬間物に落下スター、少を使用することから利点が得られる。

[0021] 図6は図2及び3におけるトランジスタT。の代わりに1個又はそれ以上の直列接続したゲイオードD。及びD。を使用する代替物を示している。1個又はそれ以上のこのようなゲイオードD。及びD。は図1の電圧シフト要素30として機能することが可能である。何故ならば、このような各ゲイオードは図2及び3のトランジスタT。によって与えられるスレッシュホールド電圧降下と同様の態能で約0.6 Vの1個のケーンド電圧降下と同様の態能で約0.6 Vの1個のケーン

オンスレッシュホールドに等しい電圧降下を供給するからである。図6のダイオードD。及びD。は、図7に示したような従来の態様で乗曳することが可能である。その場合に、N+及びP+のドーブ領域は、従来の技術を使用して基度78内に形成されるPウエル76内に設けられる

【0022】図8及び9はバイポーラトランジスタを製造し且っそのベースをそのコレクタへ接続することによって集積回路内にダイオートの助等物を製造する付加的な変形例を示している。図8は、ダイオード等価物を与えるべ、接続したNPハバイボーラトランジスタT_∞を示している。図9はダイオード等価物を与えるべく放したNPハバイボーラトランジスタア、を示している。これらのダイオード接続型バイボーラトランジスタのいずれもが、図2及び3のダイオード接続にたNチャンネルトランジスタア、。と同様の態様で電圧シフト要素として作用することが可能である。

【0023】図10は本発明の回路内において使用される場合に、通常のスレッシュホールド電圧よりも一層高く且つ対応的に一層高い電圧降下を与えるトランジスタの実現例を示している。図10のトランジスタは、緩略を緊番号80で示してあり、軽度にドープしたドレイン

参照番号80で示してあり、軽度にドープしたドレイン (LDD) タイプトランジスタの修正形態のものであ る。トランジスタ80はNチャンネルMOSFETであ って、ゲート層82がゲート酸化物層84の上側に配設 されており目つゲート82の側部において従来のLDD 型酸化物スペーサ86及び88を有している。トランジ スタ80はソース及びドレイン領域90及び92を有し ており、それらは完全に高度にドープされている。点線 94及び96は、軽度にドープしたドレイン領域が通常 形成される位置を表わしているが、この場合には、これ らの領域内においてドーピングは与えられていない。従 って、ソース及びドレイン領域90及び92は、従来の MOSFET装置のようにゲート82の下側に延在する ものではない。このNチャンネルMOSFETの修正形 態は、通常のものよりも一層高いターンオンスレッシュ ホールド電圧を有するトランジスタを提供している。例 えば、このタイプのこのような装置は、1.2乃至2. O Vの範囲内のスレッシュホールド電圧を有するように 製造することが可能である。図10のトランジスタ80 を効果的に使用することにより、スイッチSW2及び図 1の電圧シフト要素30をこのタイプの単一の高いスレ ッシュホールドのトランジスタと共に実現することが可 能である。図2及び3の特定の回路において、トランジ スタT。はこのような高いスレッシュホールド電圧のト ランジスタを使用して実現することが可能であり、従っ て、該回路のその枝内に所望の電圧降下を達成するため に、それと直列する何等付加的なトランジスタT,を設 けることが必要でない場合がある。

【0024】本発明において有用な好適な高スレッシュ

ホールド選圧トランジスタは図10に示したタイプのも のであるが、トランジスタのターンオンスレッシュホー ルド電圧を増加させるその他の方法がある。例えば、ゲ ート酸化膜を一層厚くさせることが可能であり、又はチ ャンネル内のドービングを調節することが可能である。 このようなその他のタイプの高いスレッシュホールド電 圧のトランジスタは、図2及び3のトランジスタT。及 び丁。によって達成される所望の電圧降下を与えるため に置象させることが可能である。

【0025】前述した説明から、理解されるように、本 発明の集積回路装置は、静止ノード又はバッテリバック アップモードで動作する場合に電力散逸を著しく減少さ せることを可能としている。SRAM例においては、主 動作回路を、該装置内に格納されているデータを維持す るための最小の保持電圧レベルより僅かに高い電圧で動 作させることが可能である。主回路がより低い電圧で動 作されるので、電力散逸は著しく減少される。従って、 本発明は、バックアップバッテリを使用する集積回路装 置における適用において有用であるばかりか、ポータブ ル電子機器において使用される集積回路装置の場合にも 効果的なものであることが理解される。以上、本発明の 具体的実施の態様について詳細に説明したが、本発明 は、これら具体例にのみ限定されるべきものではなく、 本発明の技術的範囲を逸脱することなしに種々の変形が 可能であることは勿論である。

【図面の簡単な説明】

【図1】 本発明の1実施例に基づく装置を示した概略 同路図。 【図2】 本発明の別の実施例に基づいて構成した装置 を示した概略回路図。

【図3】 本発明の更に別の実施例に基づいて構成した 装置を示した概略回路図。

【図4】 本発明の装置において使用するのに好適な構成要素の一例を示した概略図。

【図5】 本発明の装置において使用するのに好適な構成要素の別の1例を示した概略図。

【図6】 本発明の装置において使用するのに好適な更 に別の1例を示した概略図。

【図7】 図6の構成に使用したPN接合ダイオードを 示した概略断面図。

【図8】 本発明の装置において使用するのに適した構成要素の更に別の例を示した概略図。

【図9】 本発明の装置において使用するのに適した構成要素の更に別の例を示した概略図。

【図10】 本発明の更に別の実施例において有用な比較的高いスレッシュホールド電圧を与えるために製造したトランジスタを示した概略断面図。

【符号の説明】

- 10 集積回路装置
- 12 主回路
- 14 高電圧端子
- 16 低電圧端子
- 20 電力散逸制御回路
- 22 第一電力供給枝
- 24 第二電力供給枝
- 26 制御回路

